Еще все может радостно в шину памяти. Еще может упираться в шину между процессорами. Еще, как сказали выше, турбобуст очень много может менять, сам такое наблюдал.
По идее, кэш L3 должен на все ядра делиться (кроме размера L2+L1 наверное), остальные уже каждому ядру свои.
Маленький коммент, перенесите описание слова варп выше, дабы сразу было понятно, что имеется в виду.