Доброе время суток. Как известно, intel процессоры — это CISC процессоры с RISC ядром. Неоднократно встречал высказывания, касающиеся увеличения кол-ва микрокоманд с введением новой архитектуры. Но нигде не встречал описание этого набора. Пишу отчёт о НИР в котором надо этот список, хотя бы 5 летней давности. Может кто-нибудь из хабравчан встречал подобный список?
И навряд ли встретите. Intel сознательно скрывает описание микрокода: во-первых, чтобы легко можно было его изменить, а во-вторых, чтобы скрыть от конкурентов детали внутреннего устройства процессора.
Им никто не мешает публиковать и менять эти наборы хоть с каждой архитектурой. А конкуренты вряд ли много вынесут из этих наборов, сила то не в них самих.
как только они их опубликуют, их станут использовать. и придется поддерживать обратную совместимость не только с 8086, но и с этими вот риск командами.
>> Как известно, intel процессоры — это CISC процессоры с RISC ядром.
Известно откуда?
Это не так.
Микрокоманды, которые там используются не соответствуют ни одному критерию RISC-овости.
Большинство load-op команд х86 транслируются в 1 МОП.
Какие-то более сложные разбиваются. Редкие и совсем сложные исполняются микрокодом.
Конкретный набор микрокоманд никак не стандартизован, т.к. зависит от текущей микроархитектуры процессора.
Даже не думал, что этот факт кто-то будет оспаривать. Тут как пруф. Если память не изменяет, у Таненбаума есть аналогичная информация в книге Архитектура компьютера.
Статья из википедии не тянет на пруф. Ничем не отличается от анонимного поста на провинциальном форуме. Покажите-ка лучше документ от Интела, где говорится от RISC-бэкэнде.
У AMD K6 была трансляция в RISC-подобную ISA. Она так и называлась — RISC86.
Таненбаум не является специалистом по микроархитектуре процессоров.
Вы хоть ссылки то свои читали? Это введения УРОВНЯ ДЕТСАДА для людей которые не отличают процессор от системного блока. Очевидно НЕ для уровня НИР.
90% статей написаны для любителей. Вы должны понимать, что никакой RISC ISA у x86 нет. После декодера МОПЫ складывают в очередях внеочередного исполнения и представляют собой битовые поля фиксированной длины со всеми необходимыми для исполнения данными. Тот факт что и там и там фиксированная длина команды, позволяет упрощённо говорить о RISC ядре. Примерно как мясо и яблоки являются едой.
Во времена P2 МОПы были более RISC-подобными, но сейчас они приблизились к CISC и даже стали сложнее,
т.к. фронтэнд выполняет ещё и склейку МОП-ов.
Достаточно интересно, как Вы себя ставите выше Таненбаума без какого-либо обоснования. Ваши доводы принять за истину не могу, ибо факты Вы выдаёте на 1-2-3, но пруфа в них нет. Предпочту довериться общепризнанному авторитету в этой области. ЗЫ ходят слухи, что Таненбаум участвовал в разработке архитектуры NetBurst.
