Микрокод реализован с помощью инструкций которые реализованы на микросхеме?

Question

[GlowMan]

микрокод реализуется на основе простейших команд реализуемых на микросхеме для того чтобы с легкостью добавлять более сложные и новые архетектуры команд без изменения микросхемы, я правильно понимаю ?

Comments

[sim3x]

https://www.zdnet.com/article/minix-intels-hidden-...

Answer 1

[d-stream]

Ну очень упрощенно - да.
Этакое стирание границ между RISC и CISC архитектурами

Comments

[pfg21]

почему это стирание ??
микрокодом можно эмулировать любую архитектуру. а при хорошей аппаратной набивке и очень быстро.

[d-stream]

pfg21, ну потому что например на RISC микрокодом можно реализовать CISC инструкции)

Ну или от обратного - скорее CISC процессоры имеют глубоко закопанные под капотом элементы RISC

p/s/ дальше мы уползем в битву "с какого конца надо бить яйцо" чем же является x86 - это как раз и будет индикатором той самой размытости границ)

[pfg21]

нет.
даже в случае когда микрокод на RISC реализует CISC-архитектуру, CISC-код не имеет доступа к RISC-инструкциям - он о них даже не подозревает.
граница очень четкая - дудочка отдельно, кувшинчик отдельно.
смешение создаст новую архитектуру, отличную от обоих :). почитай сколь косяков вылезало при совместном использовании x86 и x86-64.
концепты CISC RISC VLIW и т.д. имеют свои достаточно четко описанные параметры и области применения, и они не пересекаются.

[d-stream]

pfg21, так x86 (в лице i7) - это RISC или CISC ?)

[pfg21]

x86 - CISC с самого начала.
в современных процах x86 эмулируют, раскладывая x86 инструкцию в набор внутренних RISC-инструкций и их исполняет.
но из кода x86 никогда не сможешь использовать внутренние RISC-инструкции.

[d-stream]

x86 - CISC с самого начала.
в современных процах x86 эмулируют, раскладывая x86 инструкцию в набор внутренних RISC-инструкций и их исполняет.

То есть он вообще-то RISC, прикидывающийся CISC ? )

но из кода x86 никогда не сможешь использовать внутренние RISC-инструкции.

как быть с microcode update? )

p.s. Не смогу только по причине, что intel не раскрывает деталей

[pfg21]

да, чистой воды эмуляция x86.
микрокод ты "заливаешь в проц" как простой бинарный файл и больше с ним дела не имеешь.
для исполнения на проце доступны только команды x86. "врезки" внутреннего RISC-кода в исполняемый x86-код не допускаются. как минимум в данной реализации.

[d-stream]

"врезки" внутреннего RISC-кода в исполняемый x86-код не допускаются. как минимум в данной реализации.

Не совсем так. К примеру microcode update - по сути загрузка блоками RISC инструкций, которые потом можно дергать.

Примитивно: пишем в RISC контексте требуемы блок вычислений, загружаем его грубо как патч-реализацию некой CISC операции, потом на CISC-уровне дергаем пропатченную коману и получаем по-сути выполнение программы RISC уровня)

Понятное дело что наипервейшим затыком будет полная закрытость информации по инструкциям, ну и т.п.