Как понять D защелку с буферами?

Question

[gleendo]

Читаю книгу по архитектуре ЭВМ и столкнулся с непонятным моментом. Поясните пожалуйста, как работают буферы в данных схемах указанных ниже?


Прочитал описание в книге и все равно не могу понять что к чему. Объясните более понятным языком что и для чего и как работает все это. Для чего вообще добавлены буферы, в частности L1 и L2

Comments

[Сергей Сергей]

Т1 это rs-триггер чтоли?

[VT100]

Кажется, в этом фрагменте текста - подписи блоков перепутаны.
На второй иллюстрации - триггер "ведущий-ведомый" (master-slave), почитайте о нём.

[gleendo]

VT100, D триггер и MS триггер это одно и тоже

Answer 1

[pfg21]

L2 добавлен для развязки, чтобы сигнал пришедший по выходу (к примеру на одну линию может быть несколько выходов подключено или помеха/наводка) не проходил внутрь тригера и не изменял его состояние.
L1 усиливает входной сигнал и развязывает его с кучей входов/выходов внутри тригера.

вариант 2: L1 преобразует формат сигнала: из двухтактного в однотактный. к примеру, L1, T1 имеет однотактный выход с открытым коллектором/стоком, позволяющим объединять два выхода без кз-токов.
тогда L2 преобразует сигнал обратно в двухтактный выход.

в остальном что-то мне кажется усложнено/перемудрено с наличием T1. но надо смотреть контекст.

Comments

[atereffigies]

L3 и T1 -- это и есть защёлка)
Вообще к книге Харрисов у меня много вопросов (и к её переводу в том числе).
Например, до этогого момента там говорится, что защёлку можно сделать на одном лишь ключе:

И мне сразу хочется спросить: "ДА ЧТО ТЫ ЧЕРТ ПОДЕРИ ТАКОЕ НЕСЁШЬ?"
Защёлка -- это ячейка памяти, а ячейка памяти -- это ВСЕГДА пара вентилей с обратной связью, точнее закольцованных друг с другом вентилей. В противном случае, оно вообще ничего не хранит.

[hint000]

atereffigies,

И мне сразу хочется спросить: "ДА ЧТО ТЫ ЧЕРТ ПОДЕРИ ТАКОЕ НЕСЁШЬ?"

Просто вы не всё на свете знаете, даже если знаете много (и нико всё на свете не знает).
Представьте дверь в комнату. Правильно установленную дверь. Если вы откроете дверь, то она будет оставаться открыта. Если закроете - будет оставаться закрыта. Её не нужно придерживать, чтобы она сохраняла своё последнее состояние. Вот аналогично с полевым транзистором - он сохраняет своё последнее состояние, когда к нему вообще не приложено никакое напряжение. На этом свойстве, вероятно, и основано утверждение, против которого вы так возмутились.

[atereffigies]

hint000, там не полевой транзистор, а комплементарная пара, соединённая в параллель своими каналами.
На затворы этих транзисторов подаются два противоположных уровня, отчего общий канал либо намертво закрыт (Z-состояние), либо открыт и пропускает через себя ток. Если ключ был открыт и каким-то образом внезапно разорвались цепи управления, идущие на затворы, то ключ останется открыт, но он не будет хранить информацию, т. к. сигнал со входа будет проходить и на выход.
Если же ключ был открыт и на затворах его оказались напряжения закрытия, то он просто разорвёт цепь между входом и выходом.
Аналогия с "приоткрытой" дверью уместна в случае, если речь идёт заряде затворной ёмкости, которая определяет степень "открытости" транзистора, но это уже из области аналоговой схемотехники и к цифре отношения не имеет.

В тексте и говорится, что при закрытии ключа, D изолирован от Q, но ничего не говорится, что будет на Q. Но, на Q однозначно ничего не будет, т. к. между выходом и входом разрыв)

Answer 2

[atereffigies]

Короче, до меня дошло, почему, возможно, в книге так написано. В оригинале написано:
A compact D latch can be constructed from single transmission gate, аs show in Figure 3.12.

Наши надмозги перевели это так:
Как показано на Рис. 3.12 (а), компактная D-защёлка может быть
спроектирована с использованием одного проходного ключа.

В оригинале говорится, про ключ, показанный на рисунке 3.12, а в переводе говорится, что защёлка показана на рис. 3.12 -- отсюда и путаница.
Имеется ввиду, что с применением одного ключа в принципе можно сделать защёлку, которая бы выглядела вот так:

Но, как и говорится по тексту, она ненадёжна, поэтому на вход и выход намазали дополнительные буферы для помехоустойчивости.

Comments

[jamesStr]

atereffigies Вот что мне ответил сам автор книги по этому поводу:

A latch must store state, but there’s no restriction that it consist of two looped elements. A latch can also store state as charge on a capacitor, especially if one can guarantee the charge will be refreshed before it leaks away. This was more common in the early days of MOS circuits, but has become more difficult now because transistors leak more and the charge doesn’t last all that long. DRAM still operates in this fashion.

А вот что на счет буфферов:

You’ll need to understand some analog electronics to fully appreciate this point. I2 separates the output Q from the storage node N1. If there is noise on Q, it won’t affect N1 and flip the state of the latch. I1 separates the transmission gate from the input. If there is severe noise on D bringing it well below GND or above VDD, the transmission gate will actually turn on even when CLK=0. This would cause the latch to lose its value. This problem impacted some of the early Pentium chips, reducing yield. Conveniently, there are two inversions from D to Q so the output has the same polarity as the input. One could have used buffers instead of inverters, but buffers are larger and slower, so this design is better. I3 and I4 provide the feedback to hold the value at N1 when CLK = 0.

[atereffigies]

jamesStr,

A latch must store state, but there’s no restriction that it consist of two looped elements

Автор, видимо, сам не совсем понимает, о чём говорит.
Можно на полевике сделать память, но там суть заключается в том, что заряжается ёмкость затвора. Нельзя именно на показанном ключе сделать защёлку, т.к. в таком включении транзисторов негде хранить информацию -- можно зарядить ёмкости транзисторов ключа, но тогда и входом, и выходом будет затвор транзистора, а не концы канала (сток-исток) -- в этом нет никакого смысла.

Я хз, с чего он взял, что нет ограничений, что такое защёлка. На той же инглиш-вики написано что триггер или защёлка -- элемент с устойчивыми двумя состояниями. В ТТЛ, например, нельзя сделать ячейку памяти как-то иначе, кроме как по схеме, схожей с мультивибратором.

DRAM still operates in this fashion.

Заряд ёмкости неустойчив во времени, из-за этого динамическая память, основанная на принципе заряда ёмкости, нуждается в постоянном перезаряде, что отличает её от статической памяти, которая и представляет собой самую натуральную защёлку по типу закольцованных буферов-инверторов.
Да чёрт подери, опять же прибегнем к старым манускриптам:


По поводу буферов -- по-сути да, так оно и есть. Просто я это объяснил с точки зрения входных/выходных сопротивлений. Другими словами, это развязка внешней части от внутренней.