Почему такое странное поведение сигналов в симуляции?

Question

[Тимофей Болгарин]

имеется следующий код и визуализация симуляции

Код в тексте

ENTITY edemo IS
    port(
        S1:inout bit:= '0';
        S2:inout bit:= '0';
        OUT1:out bit;
        OUT2:out bit;
        OUT3:out bit;
        OUT4:out bit
    );
END ENTITY edemo;

ARCHITECTURE ademo OF edemo IS
BEGIN
    p1: PROCESS IS
        begin
        WAIT for 10 ps;
        S1 <= '1'; -- This assignment is the driver for S1
        S2 <= '1'; -- This has no effect because of the assignment later in this process
        OUT1 <= S1; -- Assigns ’1’, the value assigned above
        OUT2 <= S2; -- Assigns ’0’, the value assigned below
        S2 <= '0'; -- This assignment overrides the previous one since it is the last assignment to this signal in this process
        OUT3 <= S1; -- Assigns ’1’, the value assigned above
        OUT4 <= S2; -- Assigns ’0’, the value assigned above

        WAIT ON S1, S2;
    end process;

END ARCHITECTURE ademo;

Теоретически OUT должны принять 1010 в первом цикле, но согласно симуляции принимают на втором. Это видимо из за порядка изменения сигналов после wait? Значит OUT присвоились до того как присвоились S. Но что тогда будет на реальном железе? Неопределенность?

Comments

[15432]

на первом цикле же S1 и S2 равны 0 (их дефолтные значения), соответственно, они и уходят в OUT1-4, а на втором цикле S1 уже выставлен в '1' и только тогда это значение уходит в OUT1 и OUT3

в FPGA же всё происходит одновременно. даже если вы написали последовательно строчки присвоения, они всё равно исполнятся все сразу, причём справа от приравнивания - значения с предыдущего цикла.

могу ошибаться, в FPGA не спец

[Тимофей Болгарин]

15432, ну эти строчки выполняются последовательно в процессе. Сначала планируются присвоения сигналов, а потом изменяются во время wait. Теория гласит так.

Answer 1

[Даниил Смирнов]

1) wait - не синтезируемая конструкция.
2) необходимо познакомиться с понятием дельта-цикл -- это важный термин при моделировании
3) как проходит симуляция по этому коду:
запускается процесс, ожидается 10нс, затем ОДНОВРЕМЕННО/ПАРАЛЛЕЛЬНО в s1 s2 out1 out2 записываются значения. Какие значения? те, которые были в переменных до этого. Если в S1 было '0', то в out1 запишется '0'. и только при следующей итерации process уже выполнится единица.