Что такое битность команды?

Question

[sbudyakov]

Объясните, пожалуйста, новичку - чем обуславливается битность команд Ассемблера?
Чем отличаются 16-ти битные команды от 32-х битных?

Раньше я думал, что битность команды определяется битностью операндов. Но недавно нашел перечень команд, которые в книге ("Ядро Cortex - МЗ компании ARM. Полное руководство", с.62) описаны как 32-битные, но работают с 16-битными операндами.

Comments

[AStek]

Я не уверен, но возможно это длина самой команды?
Самому интересно стало.

[sbudyakov]

Andrei Smirnov: Спасибо за ссылку! Но, насколько я понял, в вопросе рассматривается разница 16/32-битных кодов в целом, а меня интересует конкретно битность команд.

[sbudyakov]

AStek: У меня тоже сначала было такое предположение, но в лекциях о структуре команд Ассемблера (тут) указано, что максимальная длина машинной команды - 15 байт... Следовательно, битность команды не определяется ее длинной.

[kulaeff]

Эх, когда-то я кодил на асме, но это было давным давно...

[AStek]

sbudyakov: не согласен. Там конкретный процессор рассматривается.

[sbudyakov]

AStek: В таком случае, позвольте другой вопрос... В каком виде команда содержит в себе операнды?
(Здесь достаточно хорошо описаны и 16-, и 32-х разрядные команды)
Краткий пример: предположим, я инкрементирую операнд размером в 32 бита с помощью 32-разрядной команды INC.
Как в выделенные для команды INC 32 разряда поместить и операнд и саму команду?

[AStek]

Окей, допустим у вас стековый процессор (как вариант), тогда операнд ждет нас на вершине стека)

[sbudyakov]

AStek: Расскажите, пожалуйста, про этот тип процессоров немного подробнее. Ну, или ссылочку где можно почитать (в Гугле не нашел статьи с описанием принципа - в основном сразу даны прикладные задачи на Асм). Я просто про такой никогда даже не слышал!
И в какой момент исполнения программы опернад попадает в стек?

Answer 1

[Saboteur]

Битность команды - это сколько бит (обычно байт) она занимает.

В зависимости от архитектуры процессора, команда может быть выполнена за один такт, если это позволяет разрядность процессора, или за несколько тактов.

На 8-битном "псевдопроцессоре" можно предположить например такие команды

Поместить 16-битное значение в регистр AX (двумя командами)
mov AX, 0xFFFF ( 3 байта)
lea 0x1234, AX (3 байта)

Поместить 16-битное значение по 16-битному адресу (одной командой)
lea 0x1234, 0xFFFF (5 байт)

1) С точки зрения логики - в первом случае 2 команды, во втором одна команда - то есть вроде как второй случай должен работать в два раза быстрее.

2) С точки зрения 8-битного процессора, в первом случае у нас 6 тактов, во втором 5 тактов, то есть быстрее не в два раза, а на 20%.

3) С точки зрения логики 16-битного процессора, количество тактов меньше, но
В первом случае 3 байта - два такта + 3 байта - еще два такта, 4 такта всего
во втором случае 5 байт - 3 такта всего. Быстрее на 25%

4) С точки зрения логики 32-битного процессора количество тактов еще меньше, при этом
в первом случае 3 байта + 3 байта - 2 такта
во втором случае 5 байт - 2 такта, разницы нет.

Примеры выше - утрированы.

Comments

[sbudyakov]

Большое спасибо за объяснение! Но все-равно остался вопрос...

Поместить 16-битное значение по 16-битному адресу (одной командой)
lea 0x1234, 0xFFFF (5 байт)

Как процессор по 16-разрядной шине "прокачает" 5 байт?
Где хранится информация о том, что команда большая по объему и читать ее нужно в несколько заходов?

Приведу пример (если я правильно понимаю):
1) Процессор берет адрес команды из стека команд;
2) Инкрементирует значение счетчика стека;
3) Начинает читать команду по полученному адресу... <- Тут вопрос!
Как он читает команду размер которой 5 байт?
Ведь, когда он перешел по адресу из стека, он может прочитать за раз только 16 бит.

[Saboteur]

Процессор на 16-разрядной шине прокачивает по 2 байта, то есть будет 2 + 2 + 2, второй байт может быть обработан дважды, потому что регистор IP, указывающий на следующую команду просто изменится не на 6 байт, а на 5 байт. Но это упрощенно. В современных процессорах, с гипертрейдингом все немного сложнее.

Информация о размере команды хранится в самом процессоре - каждая команда это инструкция, зашитая в архитектуру процессора, поэтому просто берется (разрядность процессора) байт по адресу IP, и выполняется. В процессе выполнения оно обрабатывает инструкцию, увеличивая регистр IP на указанное число байт, затем выполняет следующий такт. То есть там идет не прямая инкрементация IP, а условная. В 32-разрядных регистр уже EIP.
Также этот регистр может быть не инкрементирован а изменен в случае переходов (jmp) или вызовов процедур (call) или возврата из них (return).

Почитайте о счетчике команд подробнее: https://en.wikipedia.org/wiki/Program_counter

[sbudyakov]

Кажется, теперь я понял... Спасибо за объяснения!

Answer 2

[Therapyx]

вот хороший скрипт, то что тебе надо на 10-й странице
users.ece.utexas.edu/~valvano/EE345M/Arm_EE382N_4.pdf
Все разжовывать долго, а уже ночь ))


а насчет 16 битных инструкциях. Это ты скорее о Thumb instructions set.
тут - https://stackoverflow.com/questions/10638130/what-... тут описаны плюсы, минусы итд)

А так вот наглядный пример:
ARM:

mov r3, #0
loop
 subs r0, r0, r1
 addge r3,r3,#1
 bge loop
 add r2, r0, r1

=> 5 * 4 байта = 20 байт.
А теперь тоже самое на Thumb

mov r3, #0
loop
 add r3, #1
 sub r0, r1
 bge loop
 sub r3, #1
 add r2,r0,r1

=> 6 * 2 байта = 12 байт.

Comments

[sbudyakov]

Спасибо за презентацию! Но тут больше рассказывается разность систем команд ARM и Thumb, а у меня вопрос на более низком уровне...
Как в 32-разрядной команде можно уместить 32-разрядный операнд или его адрес (такой же разрядности)?

Например:
ADD R1, a @ где а - 32-битная константа
То есть (в самом простом случае), процессору надо передать машинный код операции add + адрес ячейки R1 + само число a. Как это сделать за минимальное количество тактов?! Ведь, разрядность шин адреса/данных/команд - 32.

Это вопрос, скорее, по архитектуре ЭВМ, чем по Асм, но я не знаю где еще можно спросить...

[Даша Циклаури]

sbudyakov: почитай архитектуру базовой эвм, что такое адрес команды, код команды
books.ifmo.ru/book/629/arhitektura_bazovoy_evm.htm

[Therapyx]

sbudyakov: увы такого сделать нельзя в 1 инструкцию. Никак. Если операнд размеров в 32 бита, то где тогда opcode? Оно ну никак не вместится в 1 регистр.
А вот сейчас и нашел это:
No single ARM instruction can load a 32-bit immediate constant directly into a register
– All ARM instructions are 32-bit long
– ARM instructions do not use the instruction stream as data

Только если в несколько операций. Например LDR = 1 такт. Смотря какая архитектура, от этого тоже многое зависит. Инструкци -> fetch -> Инструкция -> fetch
Например возмем старые arm'ы еще времен MU0. Чтобы сложить 2 числа, 1) Надо сначала взять инструкцию, 2) потом загрузить из стека первое число, 3)сохранить его в регистр, 4) взять второе число, и одновременно по двум бусам сложить в ALU, 5) итог же пустить на Data out и 6) запушить на стек с адрессом из стэк поинтера.
И того 6 тактов. Я не знаю как это обьяснить лучше)) Все может различаться от архитектуры к архитектуре, но принцип остается тот же. Меняется только кол-во регистров, пропускаемости шин и битность...
Я как вспомню сколько сношался с этой темой и ограниченой инфой в инете, что и вспоминать эту тему не хочеться :D
Я хоть и из людей, которые считают, что все предметы в моем универе были полезные и давали по меньшей мере, да нужные знания, но была б возможность избежать "ЭТОГО". Я бы не пожалел.

[sbudyakov]

В целом стало понятнее...

Например возмем старые arm'ы еще времен MU0. Чтобы сложить 2 числа, 1) Надо сначала взять инструкцию, 2) потом загрузить из стека первое число, 3)сохранить его в регистр, 4) взять второе число, и одновременно по двум бусам сложить в ALU, 5) итог же пустить на Data out и 6) запушить на стек с адрессом из стэк поинтера.

Но тут вопрос. На каком этапе исполнения программы в целом (или команды в частности) происходит попадание операнда в стек (2 и 4 пункты)? И в какой стек именно? Просто я пока не имею большого опыта, поэтому знаком только со стеком команд.

Answer 3

[svolch]

Когда то давным давно процессоры только манипулировали 4 битными регистрами
Потом 8 битными
Потом 16 битными
Потом 32 битными (кое где осталось, в частности на смартфонах большинство)
Сейчас 64 битными (на десктопах везде уже, на смартфонах только появляется)

Смысл в том, что числа, которые процессор может, к примеру, сложить - скольки-то там битные.

То есть если у тебя 16-битная операция, а тебе нужно сложить 100 000 + 12 000 - где первое число уже выходит за пределы 16 бит - то ты сможешь это сделать только частями, в 2 этапа, в 2 операции.
Сначала младшие разряды, а потом уже старшие.

Comments

[sbudyakov]

Скажите, пожалуйста, где можно почитать про разбиение команд и/или чисел в памяти?
Как 32-битный процессор может прочитать число, которое кодируется, например, 50 битами? Как он понимает, что сначала надо обратиться по одному адресу и прочитать первые 32 бита, а потом по следующему и дочитать оставшуюся информацию?

Просто я, в основном, натыкаюсь на статьи с кодом, но не понимаю как это происходит на уровне микропроцессорной логики.