Как правильно разрабатывать код на Verilog, с прицелом на производство процессора?

EvgenySbl, * не мешали!!! Не знаю как га habr редактировать сообщения

Как правильно разрабатывать код на Verilog, с прицелом на производство процессора?

VT100, я ничего ни где не воровал. В мире нет ничего абсолютного, но т.к. в определенный момент времени не все понимал. Но если все сложить в сумме, то, думаю за 1.5-2т.р. в сумме я не вылезу. Что мог,- вернул. Совесть не позволила. Самое дорогое, это был БП на 12В, и кажется 0.5А, обычный нерегулируемый, проходящий по какому-то левому заказу (не числящийся на основных средствах). Короче, чужое я не беру даже если очень хочется. И с теми кто ворует, тоже не связываюсь.
Хотя, порой складывается впечатление что настоящие воры честнее. Они хоть последнее не берут.

Все что у меня было, я покупал на честно заработанные деньги. Если есть претензии к "семье", то ненадо их перекладывать на меня. Да, я белый и пушистый, даже когда терял на фоне тех кто поднимался воруя. Надеюсь им это вернется. Но прилетало почему-то пока только мне, и в десятикратном размере.
Я что то не вижу сгоревших автомобилей у окружающих, бешеных десятикратных долгов. А вот меня топят сволочи из под тяжка.
Хочется сказать: ребята, есть такая атака, называется атака с усилением. Это когда атакующий не прячется а создает подставную цель, от имени которой осуществляется атака, да еще и с большим обьемом трафика. Подстава короче. Ищите тех кто ворует и кидает, если ума хватает не верить поверхносиным вещам.

Но а по технике, я просто хочу свой проц сдалать. Нормальный, надежный и неуязвмимый для аппаратных атак. Исключить все запрещенные состояния, использовать обьектно ориентированный подход.

Но практика показывает что находусь "под колпаком" и этот колпак не для проверки и защиты, а лля того чтобы ехать. Все те кого я знаю, нашли выход из этого. Моя бабушка, в моем детсиве сказала как то: "Ты барин, а я мышь, но ты мое говно ишь". Я никогжа не собирал денег, а вот используя меня похоже это делали. Родсивенники, жена, я не знаю кто. Используют твою идею, публикацию, деньги соьирают, выводят а тебя кидают. И используют принцип "ну это ты". А я просто хотел сделать и чтобы мне мешали. Бесплатно я не работаю, а для хобби нужен доход основной. У меня его нет.

Вот для борьбы с нахлебниками, что собирают деньги за тебя, я нашел выход. Нужно оставлять закладки. Они на тебе едут, а потом влетают по полной на этапе тиражирования, теряют репутацию и доход.

Вы полагаете что нашумевшая ситуация с проблемами в процессорах Intel связана с чьей то ошибкой? Профессионалы таких ошибок не допускают. Это или конкурентная борьба. Или кинули какого-то инженера в компанит, а он перетерпел и адекватно отреагировал. Обычно так поступает не тот кому просто зарплаьу не првысили, а кого сильно обидели, своровали идеи и не подедились. Другими словами нарушили договоренности.. Впрочем это мое мнение.

Как правильно разрабатывать код на Verilog, с прицелом на производство процессора?

За ссылку на статьи, спасибо!

Как правильно разрабатывать код на Verilog, с прицелом на производство процессора?

Спасибо!

Компилятор GoWin, сводит конструкцию

always @(posedge i_clk) begin
if (i_wr) begin
r_data <= i_data;
end
end

и конструкцию

always @(posedge i_clk) begin
if (i_wr) begin
r_data <= i_data;
end else begin
r_data <= r_data;
end
end

к схеме мультиплексор + триггер. Впринципе, это логично, т.к. таблицы истинности LUT3 достаточно для для этого.

Вариант
always @(i_wr, i_data) begin
if (i_wr) begin
r_data <= i_data;
end
end
Вроде бы больше похож на обычный D-триггер без LUT. Особенно, если в области чувствительности указать
posedge i_wr. Так и напрашивается завести i_wr на тактовый вход D-триггера. Не знаю, можно ли так в FPGA, но в цифровой схемотехнике, вроде бы ничего не мешает.

Но здесь возникает вопрос. А как писать этот код правильно, если конечная цель все-таки реальная фабрика а не FPGA?