Задать вопрос
  • Как должен выглядеть регистр указателя стека на Verilog?

    @EvgenySbl Автор вопроса
    На данный момент, попробовал сделать так.

    Провел простенький тест с поведенческим поделированием в Icarus Verilog. Результат на изображении ниже.
    681e1833a42c1909102175.jpeg

    В среде разработки GoWin Education, эта схема синтезируется и дает регистр + память BSRAM. На столе, лежит платка GW1NR. Пользуюсь ей.
    Ответ написан
    Комментировать