Как работает адресация в чипах памяти?

Question

[Hocok_B_KapMaHe]

Вопрос который меня интересует уже долгое время. Как получают (бит\байт) информации, при выставлении адреса на шину оперативной памяти ?

Но вот например у оперативки.. Это же память с произвольным доступом ? Вот есть например планка на 4Гб. Допустим у нее 32 вывода (32 бит), установив биты которых можно задать адрес чтения. И получить нужный байт, считав данные с отдельных 8 контактов (бит).

Так вот. Каков путь проходит сигнал, т.е. какая принципиальная схема адресации памяти ?
Самое первое что приходит, - это сетка, но и выводов для 4Гб надо (корень из 4000000000 = 63245 * 2 = 126490 контактов).

А если сделать трехмерный куб, то 6000 контактов.

Понимаю что в ответе это все не описать, но может ссылку интересную дадите, или толкнете как развить схему дальше трехмерного куба. А то фантазии на 4х мерное не хватает своей

Answer 1

[longclaps]

Давно, говоришь? Так и быть, покажу )

Comments

[Hocok_B_KapMaHe]

ой спасииибо) А где там принципиальная схема?

[longclaps]

Hocok_B_KapMaHe, ты совсем беспомощен? Ну вот же.

[Hocok_B_KapMaHe]

Выше был сарказм )
Судя по статьям, на этом примере www.cse.scu.edu/~tschwarz/coen180/LN/DRAM.html
есть сетка, размером 1024 * 4096. На Figure 4 показана схема, однако адресация там показана блоками Row decoder & column decoder.

У нас же НЕ 5000 контактов что бы работать с сеткой напрямую. У нас есть адрес из максимум 32 бит.

Как работает "декодер" то ?

[longclaps]

Hocok_B_KapMaHe, ты прикалываешься? тыц.

[Hocok_B_KapMaHe]

longclaps, Оказывается я не знал как оно называется, из-за этого столько вопросов. Спасибо.