Синтез логических схем на Verilog?

rPman, тема интересная, но я не настолько крут, чтобы писать синтезатор

Синтез логических схем на Verilog?

longclaps, ну ладно, штош...

Синтез логических схем на Verilog?

rPman, это не в целях реального использования, а "просто хочется" :) Про количество представляю, буду разводить плату