Lmx2315

На собеседовании мне показали принципиальную схему и попросили найти на ней и указать что есть что, я указал но видно назвал не так как у девушки HR было в подсказках записано и мне отказали.

хотите одно и поэтому будете изучать другое?
Основные вендоры ПЛИС - xilinx и altera опубликовали документацию по прошивке ПЛИС через jtag.
поищите svf плейер , например - https://marsohod.org/prodmbftdi/menusvfplayer .

Вы ничего не сказали о ширине полосы обработки выходного сигнала, цап на 300 Мгц ничего не говорит, так как на такой частоте можно выводить как моно частоту , так и <150 Мгц широкополосный сигнал.
Вы не сказали про вид обработки и формирования "сложного сигнала" , можно его формировать налету из больших массивов памяти используя только DMA для пересылки отсчётов из памяти в ЦАП , а может вам придётся проводить сложную фильтрацию или расчёт выходных отсчётов с помощью математических формул.
Я бы всё делал на FPGA .

C 1 гигового эзернета больше 90 мбайт в секунду не выжать, это примерно 40 Мгц полосы аналогового сигнала с 8 битным дин. диапазоном. Если заводить одновременно на два эзернета то получается 80 Мгц полосы сигнала.
Такой поток теоретически можно обрабатывать в реальном времени если под обработкой имелось ввиду - буферное БПФ без перекрытий, DDC и децимация без коррекции АЧХ . Если в реальном времени достаточно только писать на винт, а обрабатывать неспеша потом - то можно сдеаль всё что угодно. Любое БПФ с любым перекрытием, любая фильтрация и т.д.

Возможно что на Си++ прошивка тормознее будет, опять же из-за объёма кода и большего числа операций с памятью. Так как в основном будут использоваться локальные переменные, а они компилятором хранятся в стеке, который придётся перезаписывать туда сюда кучу раз что занимает время.