Ответы пользователя по тегу Verilog
  • Как организовать верификацию параметров модуля на SystemVerilog?

    @Dmitriy0111
    Здравствуйте, если вопрос ещё актуален, то среды моделирования могут перегружать параметры тестбенча или модулей. Во всяком случае modelsim при выполнении команды vsim может перегрузить параметр через ключ -g"parameter name"="parameter value". Больше информации можно прочитать в мануалах по командам для конкретной среды моделирования. Таким образом можно при помощи скрипта на tcl запустить несколько тестов последовательно (при помощи циклов).
    Ответ написан
    Комментировать
  • Параметрический мультиплексор на Verilog?

    @Dmitriy0111
    Здравствуйте, а почему хотите использовать конкретно Verilog? И можно суть задачи чуть подробнее?
    Ответ написан
    Комментировать